Please use this identifier to cite or link to this item: http://repository.kpi.kharkov.ua/handle/KhPI-Press/13250
Title: Ресурсоэффективный роутер для многопроцессорной сети на чипе
Other Titles: Resource efficient router for multiprocessor network on chip
Authors: Лысенко, А. Н.
Романов, А. Ю.
Keywords: полупроводниковые технологии; коммутация пакетов; буферы роутеров; архитектура роутера; network on chip; packet switching; buffer; router architecture
Issue Date: 2011
Publisher: НТУ "ХПИ"
Citation: Лысенко А. Н. Ресурсоэффективный роутер для многопроцессорной сети на чипе / А. Н. Лысенко, А. Ю. Романов // Вестник Нац. техн. ун-та "ХПИ" : сб. науч. тр. Темат. вып. : Информатика и моделирование. – Харьков : НТУ "ХПИ". – 2011. – № 17. – С. 86-92.
Abstract: Рассмотрены различные подходы к организации сетей на чипе. Выявлен основной недостаток сетей на чипе с коммутацией пакетов – чрезмерно большие объемы входных и выходных буферов роутеров. Предложена новая архитектура роутера с улучшенными показателями потребляемых ресурсов и высоким быстродействием. Ил.: 5. Библиогр.: 12 назв.
Various approaches to networks on chip organizing are considered. Тhe main drawback of networks on chip packet switching is identified – an excessively large buffers amounts of input and output buffers of routers. The new router architecture with improved resource consumption and high speed action is offered. Figs.: 5. Refs.: 12 titles.
URI: http://repository.kpi.kharkov.ua/handle/KhPI-Press/13250
Appears in Collections:Вісник № 17

Files in This Item:
File Description SizeFormat 
vestnik_HPI_2011_17_Lysenko_Resursoeffektivnyy.pdf327,66 kBAdobe PDFThumbnail
View/Open
Show full item record  Google Scholar



Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.