Ресурсоэффективный роутер для многопроцессорной сети на чипе

Ескіз

Дата

2011

ORCID

DOI

item.page.thesis.degree.name

item.page.thesis.degree.level

item.page.thesis.degree.discipline

item.page.thesis.degree.department

item.page.thesis.degree.grantor

item.page.thesis.degree.advisor

item.page.thesis.degree.committeeMember

Назва журналу

Номер ISSN

Назва тому

Видавець

НТУ "ХПИ"

Анотація

Рассмотрены различные подходы к организации сетей на чипе. Выявлен основной недостаток сетей на чипе с коммутацией пакетов – чрезмерно большие объемы входных и выходных буферов роутеров. Предложена новая архитектура роутера с улучшенными показателями потребляемых ресурсов и высоким быстродействием. Ил.: 5. Библиогр.: 12 назв.
Various approaches to networks on chip organizing are considered. Тhe main drawback of networks on chip packet switching is identified – an excessively large buffers amounts of input and output buffers of routers. The new router architecture with improved resource consumption and high speed action is offered. Figs.: 5. Refs.: 12 titles.

Опис

Ключові слова

полупроводниковые технологии, коммутация пакетов, буферы роутеров, архитектура роутера, network on chip, packet switching, buffer, router architecture

Бібліографічний опис

Лысенко А. Н. Ресурсоэффективный роутер для многопроцессорной сети на чипе / А. Н. Лысенко, А. Ю. Романов // Вестник Нац. техн. ун-та "ХПИ" : сб. науч. тр. Темат. вып. : Информатика и моделирование. – Харьков : НТУ "ХПИ". – 2011. – № 17. – С. 86-92.

Колекції

item.page.endorsement

item.page.review

item.page.supplemented

item.page.referenced