Please use this identifier to cite or link to this item: http://repository.kpi.kharkov.ua/handle/KhPI-Press/7792
Title: Синтез і реалізація в пліс певних типів пам’яті з впорядкованим доступом
Authors: Ліщина, Н. М.
Keywords: налаштовувана сортувальна мережа; мова VHDL; логічні ітегральні схеми; VHDL language; customizable sorting network
Issue Date: 2013
Publisher: НТУ "ХПІ"
Citation: Ліщина Н. М. Синтез і реалізація в пліс певних типів пам’яті з впорядкованим доступом / Н. М. Ліщина // Вісник Нац. техн. ун-ту "ХПІ" : зб. наук. пр. Темат. вип. : Нові рішення в сучасних технологіях. – Харків : НТУ "ХПІ". – 2013. – № 56 (1029). – С. 136-142.
Abstract: Наведено опис програмних моделей пам’яті з впорядкованим доступом. Пам'ять описано на мові VHDL та проведено її синтез в програмованих логічних ітегральних схемах (ПЛІС) з використанням сучасних технологій та засобів проектування.
The description of program memory models with an ordered access. Memory is described in VHDL language and implemented its synthesis in FPGA using modern technologies and design tools.
URI: http://repository.kpi.kharkov.ua/handle/KhPI-Press/7792
Appears in Collections:Вісник № 56

Files in This Item:
File Description SizeFormat 
vestnik_HPI_2013_56_Lishchina_Syntez.PDF7,7 MBAdobe PDFThumbnail
View/Open
Show full item record  Google Scholar



Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.