Анализ тестопригодности цифровых схем на уровне регистровых передач

Вантажиться...
Ескіз

Дата

2006

ORCID

DOI

Науковий ступінь

Рівень дисертації

Шифр та назва спеціальності

Рада захисту

Установа захисту

Науковий керівник

Члени комітету

Видавець

НТУ "ХПИ"

Анотація

Запропоновано метод аналізу тестопридатності цифрових схем для детермінованого тестування більш адекватний порівняно з відомими класичними методами. Він орієнтований на комбінаційні та послідовностні схеми і базується на топологічному аналізі їх представлення на вентильному рівні та RTL. Отримані показники дозволяють легко модифікувати схему для мінімізації числа несправностей.
It is proposed more suitable method of the testability analysis of the digital systems in comparison with known classical algorithmic and probabilistic methods. It is oriented on the complex combinational and sequential asynchronous logic circuits. Estimation of the testability is based on the topological analysis of the circuit. The new method and above mentioned methods were approved on the circuits of different complexity, including circuits from ISCAS’85, ‘89 Libraries. Proposed method can be used on gate-level and RT-level circuit description.

Опис

Ключові слова

генерация тестов, детерминированный способ, метод Паркера-МакКласки, информация, линейные уравнения

Бібліографічний опис

Кулак Э. Н. Анализ тестопригодности цифровых схем на уровне регистровых передач / Э. Н. Кулак, М. А. Каминская, О. Б. Скворцова // Вестник Нац. техн. ун-та "ХПИ" : сб. науч. тр. Темат. вып. : Информатика и моделирование. – Харьков : НТУ "ХПИ". – 2006. – № 23. – С. 102-111.

Зібрання