Ресурсоэффективный роутер для многопроцессорной сети на чипе - Лысенко, А. Н.; Романов, А. Ю. (НТУ "ХПИ", 2011)
Рассмотрены различные подходы к организации сетей на чипе. Выявлен основной недостаток сетей на чипе с коммутацией пакетов – чрезмерно большие объемы входных и выходных буферов роутеров. Предложена новая архитектура роутера с улучшенными показателями потребляемых ресурсов и высоким быстродействием. Ил.: 5. Библиогр.: 12 назв.

Various approaches to networks on chip organizing are considered. Тhe main drawback of networks on chip packet switching is identified – an excessively large buffers amounts of input and output buffers of routers. The new router architecture with improved resource consumption and high speed action is offered. Figs.: 5. Refs.: 12 titles.
Resource efficient router for multiprocessor network on chip
Keywords: полупроводниковые технологии; коммутация пакетов; буферы роутеров; архитектура роутера; network on chip; packet switching; buffer; router architecture