Acceleration of boolean gene regulatory networks analysis using FPGA
Вантажиться...
Дата
2023
DOI
doi.org/10.20998/2522-9052.2023.3.03
Науковий ступінь
Рівень дисертації
Шифр та назва спеціальності
Рада захисту
Установа захисту
Науковий керівник
Члени комітету
Видавець
Національний технічний університет "Харківський політехнічний інститут"
Анотація
Gene expression does not occur arbitrarily and spontaneously, it obeys certain patterns that can be expressed as a connected graph or network. The disclosure of these patterns requires a large amount of experimental research and accumulation of necessary statistical information. Then this information is subjected to mathematical processing, which involves significant computing resources and takes a lot of time. Boolean networks are often used as the basis for building mathematical models in those calculations. Recently, models based on Boolean networks have increasingly grown in size and complexity causing increased demands on traditional software solutions and computing tools. Field-programmable gate arrays (FPGAs) are a powerful and reconfigurable platform for implementing efficient and high-performance computing. The use of FPGA will significantly speed up the process of calculating sequential chains of gene states, both through the use of hardware acceleration in the calculation of logical dependencies, and through the implementation of an array of parallel computing cores, each of which can perform its own individual task. Another solution that can significantly simplify the work of researchers of gene regulation networks is the creation of a universal computing architecture that will allow dynamic reconfiguration of its internal structure when the task or logical dependencies for the current Boolean network change. Such a solution will relieve the researcher of the need to perform the entire set of actions for the technological preparation of a new FPGA configuration, from making changes to the HDL code that describes the network to uploading the updated configuration to the hardware accelerator. The article discusses how to use FPGA for the implementation and modeling of arbitrary Boolean networks, describes the concept of a universal reconfigurable architecture of a logical dependency calculating core for an arbitrary Boolean network and proposes a practical implementation of such a calculating core for modeling gene regulation networks.
Експресія генів не відбувається довільно та спонтанно, вона підпорядковується певним закономірностям, які можна виразити у вигляді зв’язаного графу чи мережі. Розкриття цих закономірностей вимагає великого обсягу експериментальних досліджень і накопичення необхідної статистичної інформації. Потім ця інформація піддається математичній обробці, яка залучає значні обчислювальні ресурси та займає багато часу. Булеві мережі часто використовуються як основа для побудови математичних моделей у цих розрахунках. Останнім часом моделі, засновані на булевих мережах, дедалі більше зростають у розмірі та складності, викликаючи підвищені вимоги до традиційних програмних рішень і обчислювальних інструментів. Програмовані вентильні матриці (FPGA) — це потужна платформа з можливістю реконфігурації для забезпечення ефективних і високопродуктивних обчислень. Використання FPGA може значно прискорити процес обчислення послідовного ланцюга станів генів, як за рахунок використання апаратного прискорення при обчисленні логічних залежностей, так і за рахунок реалізації масиву паралельних обчислювальних ядер, кожне з яких може виконувати свою власне індивідуальне завдання. Іншим рішенням, яке може істотно спростити роботу дослідників мереж регуляції генів, є створення універсальної обчислювальної архітектури, яка дозволяє динамічно реконфігурувати свою внутрішню структуру при зміні завдання або логічних залежностей для поточної булевої мережі. Таке рішення позбавить дослідника від необхідності виконувати весь комплекс дій з технологічної підготовки нової конфігурації ПЛІС, від внесення змін до коду HDL, що описує мережу, до завантаження оновленої конфігурації в апаратний прискорювач. У статті обговорюється, як використовувати FPGA для реалізації та моделювання довільних булевих мереж, описується концепція універсальної архітектури ядра, що реконфігурується, для обчислення логічних залежностей довільної булевої мережі та пропонується практична реалізація такого обчислювального ядра для моделювання генної регуляції мережі.
Експресія генів не відбувається довільно та спонтанно, вона підпорядковується певним закономірностям, які можна виразити у вигляді зв’язаного графу чи мережі. Розкриття цих закономірностей вимагає великого обсягу експериментальних досліджень і накопичення необхідної статистичної інформації. Потім ця інформація піддається математичній обробці, яка залучає значні обчислювальні ресурси та займає багато часу. Булеві мережі часто використовуються як основа для побудови математичних моделей у цих розрахунках. Останнім часом моделі, засновані на булевих мережах, дедалі більше зростають у розмірі та складності, викликаючи підвищені вимоги до традиційних програмних рішень і обчислювальних інструментів. Програмовані вентильні матриці (FPGA) — це потужна платформа з можливістю реконфігурації для забезпечення ефективних і високопродуктивних обчислень. Використання FPGA може значно прискорити процес обчислення послідовного ланцюга станів генів, як за рахунок використання апаратного прискорення при обчисленні логічних залежностей, так і за рахунок реалізації масиву паралельних обчислювальних ядер, кожне з яких може виконувати свою власне індивідуальне завдання. Іншим рішенням, яке може істотно спростити роботу дослідників мереж регуляції генів, є створення універсальної обчислювальної архітектури, яка дозволяє динамічно реконфігурувати свою внутрішню структуру при зміні завдання або логічних залежностей для поточної булевої мережі. Таке рішення позбавить дослідника від необхідності виконувати весь комплекс дій з технологічної підготовки нової конфігурації ПЛІС, від внесення змін до коду HDL, що описує мережу, до завантаження оновленої конфігурації в апаратний прискорювач. У статті обговорюється, як використовувати FPGA для реалізації та моделювання довільних булевих мереж, описується концепція універсальної архітектури ядра, що реконфігурується, для обчислення логічних залежностей довільної булевої мережі та пропонується практична реалізація такого обчислювального ядра для моделювання генної регуляції мережі.
Опис
Ключові слова
gene regulatory network, biological system modeling, field-programmable gate arrays, hardware acceleration architectures, Boolean network model, computational biology systems, bioinformatics, мережа регуляції генів, моделювання біологічних систем, програмовані логічні інтегральні схеми, архітектури апаратного прискорення, булева модель мережі, системи обчислювальної біології, біоінформатика
Бібліографічний опис
Vasylchenkov O. Acceleration of boolean gene regulatory networks analysis using FPGA / O. Vasylchenkov, D. Salnikov, D. Karaman // Сучасні інформаційні системи = Advanced Information Systems. – 2023. – Т. 7, № 3. – С. 18-25.