Метод уменьшения числа термов при реализации схемы совмещенного микропрограммного автомата в базисе CPLD
Дата
2016
ORCID
DOI
Науковий ступінь
Рівень дисертації
Шифр та назва спеціальності
Рада захисту
Установа захисту
Науковий керівник
Члени комітету
Назва журналу
Номер ISSN
Назва тому
Видавець
НТУ "ХПИ"
Анотація
Рассмотрена задача синтеза совмещенного микропрограммного автомата (СМПА) в базисе CPLD. Понятие "совмещенный" подразумевает, что схема функционирует одновременно и как автомат Мили, и как автомат Мура, что часто применяется в практике разработки цифровых систем. Выбор базиса CPLD объясняется его широким использованием в настоящее время. Внутренние макроячейки (PAL, PLA) микросхемы CPLD, на которых реализуется схема совмещенного автомата, имеют строгие ограничения по числу термов. В связи с этим, в работе предложен метод уменьшения числа термов, реализуемых в схеме СМПА. Метод основан на кодировании классов псевдоэквивалентных состояний автомата и позволяет существенно сократить аппаратурные затраты в схеме за счет уменьшения необходимого числа макроячеек. Эффективность предложенного метода показана на примере синтеза СМПА по исходной граф-схеме алгоритма.
We consider the problem of synthesis of the combined finite state machine (CFSM) in the basis CPLD. Notion "combined" means that the scheme operates as both Mealy and Moore FSM that is often used in the practice of the development of digital systems. Selecting the CPLD is due to its wide using today. The logic circuit of CFSM is implemented on internal macrocells (PAL, PLA) of CPLD chip, which are restrictive on the number of terms. Therefore, in this paper we propose a method to reduce the number of terms to be implemented in the scheme CFSM. The method is based on coding of classes pseudoequivalent states of CFSM and significantlyreduces hardware expenses in the scheme by reducing the required number of macrocells. The effectiveness of the proposed method is shown by the example of the synthesis of CFSM on the original graph-scheme of algorithm.
We consider the problem of synthesis of the combined finite state machine (CFSM) in the basis CPLD. Notion "combined" means that the scheme operates as both Mealy and Moore FSM that is often used in the practice of the development of digital systems. Selecting the CPLD is due to its wide using today. The logic circuit of CFSM is implemented on internal macrocells (PAL, PLA) of CPLD chip, which are restrictive on the number of terms. Therefore, in this paper we propose a method to reduce the number of terms to be implemented in the scheme CFSM. The method is based on coding of classes pseudoequivalent states of CFSM and significantlyreduces hardware expenses in the scheme by reducing the required number of macrocells. The effectiveness of the proposed method is shown by the example of the synthesis of CFSM on the original graph-scheme of algorithm.
Опис
Ключові слова
совмещенный микропрограммный автомат, макроячейка, псевдоэквивалентные состояния, граф-схема алгоритма, CPLD, PAL, combined finite state machine, macrocell, pseudoequivalent states, graph-scheme of algorithm
Бібліографічний опис
Метод уменьшения числа термов при реализации схемы совмещенного микропрограммного автомата в базисе CPLD / А. А. Баркалов [и др.] // Вісник Нац. техн. ун-ту "ХПІ" : зб. наук. пр. Сер. : Механіко-технологічні системи та комплекси. – Харків : НТУ "ХПІ", 2016. – № 49 (1221). – С. 25-31.