Синтез і реалізація в пліс певних типів пам’яті з впорядкованим доступом

Скорочена інформація про документ
dc.contributor.authorЛіщина, Н. М.uk
dc.date.accessioned2014-07-22T11:07:12Z
dc.date.available2014-07-22T11:07:12Z
dc.date.issued2013
dc.description.abstractНаведено опис програмних моделей пам’яті з впорядкованим доступом. Пам'ять описано на мові VHDL та проведено її синтез в програмованих логічних ітегральних схемах (ПЛІС) з використанням сучасних технологій та засобів проектування.uk
dc.description.abstractThe description of program memory models with an ordered access. Memory is described in VHDL language and implemented its synthesis in FPGA using modern technologies and design tools.en
dc.identifier.citationЛіщина Н. М. Синтез і реалізація в пліс певних типів пам’яті з впорядкованим доступом / Н. М. Ліщина // Вісник Нац. техн. ун-ту "ХПІ" : зб. наук. пр. Темат. вип. : Нові рішення в сучасних технологіях. – Харків : НТУ "ХПІ". – 2013. – № 56 (1029). – С. 136-142.uk
dc.identifier.urihttps://repository.kpi.kharkov.ua/handle/KhPI-Press/7792
dc.language.isouk
dc.publisherНТУ "ХПІ"uk
dc.subjectналаштовувана сортувальна мережаuk
dc.subjectмова VHDLuk
dc.subjectлогічні ітегральні схемиuk
dc.subjectVHDL languageen
dc.subjectcustomizable sorting networken
dc.titleСинтез і реалізація в пліс певних типів пам’яті з впорядкованим доступомuk
dc.typeArticleen

Файли

Контейнер файлів
Зараз показуємо 1 - 1 з 1
Ескіз
Назва:
vestnik_HPI_2013_56_Lishchina_Syntez.PDF
Розмір:
7.52 MB
Формат:
Adobe Portable Document Format
Завантажити
Ліцензійна угода
Зараз показуємо 1 - 1 з 1
Ескіз недоступний
Назва:
license.txt
Розмір:
11.23 KB
Формат:
Item-specific license agreed upon to submission
Опис:
Завантажити

Зібрання

Вісник № 56