Fixed-point Realisation of Fast Nonlinear Fourier Transform Algorithm for FPGA Implementation of Optical Data Processing

Abstract

The nonlinear Fourier transform (NFT) based signal processing has attracted considerable attention as a promising tool for fibre nonlinearity mitigation in optical transmission. However, the mathematical complexity of NFT algorithms and the noticeable distinction of the latter from the “conventional” (Fourier-based) methods make it difficult to adapt this approach for practical applications. In our work, we demonstrate a hardware implementation of the fast direct NFT operation: it is used to map the optical signal onto its nonlinear Fourier spectrum, i.e. to demodulate the data. The main component of the algorithm is the matrix-multiplier unit, implemented on field-programmable gate arrays (FPGA) and used in our study for the estimation of required hardware resources. To design the best performing implementation in limited resources, we carry out the processing accuracy analysis to estimate the optimal bit width. The fast NFT algorithm that we analyse, is based on the FFT, which leads to the O(N log22 N) method’s complexity for the signal consisting of N samples. Our analysis revealed the significant demand in DSP blocks on the used board, which is caused by the complex-valued matrix operations and FFTs. Nevertheless, it seems to be possible to utilise further the parallelisation of our NFT-processing implementation for the more efficient NFT hardware realisation.Обробка сигналів на основі нелінійного перетворення Фур’є (NFT) привернула значну увагу як багатообіцяючий інструмент для пом’якшення нелінійності волокна в оптичній передачі. Однак математична складність алгоритмів NFT і помітна відмінність останніх від «звичайних» (на основі Фур’є) методів ускладнюють адаптацію цього підходу для практичного застосування. У нашій роботі ми демонструємо апаратну реалізацію швидкої прямої операції NFT: вона використовується для відображення оптичного сигналу на його нелінійний спектр Фур’є, тобто для демодуляції даних. Основним компонентом алгоритму є блок матриці-множника, реалізований на програмованих вентильних матрицях (FPGA) і використаний у нашому дослідженні для оцінки необхідних апаратних ресурсів. Щоб розробити найефективнішу реалізацію в обмежених ресурсах, ми проводимо аналіз точності обробки для оцінки оптимальної розрядності. Швидкий алгоритм NFT, який ми аналізуємо, заснований на ШПФ, що призводить до O(N log2 2 N) складність методу для сигналу, що складається з N вибірок. Наш аналіз виявив значний попит на блоки DSP на використовуваній платі, що викликано операціями з комплексною матрицею та ШПФ. Тим не менш, видається можливим подальше використання розпаралелювання нашої реалізації обробки NFT для більш ефективної апаратної реалізації NFT.